至於這個時鍾信號的頻率只有8K，問題不大。數據總線的值通常由控制信號或時鍾信號的特定邊沿采樣。只要我們嘗試在此邊緣保持足夠的設置時間和保持時間，即使在此范圍之外存在幹擾或過沖(當然，過沖不應超過芯片可以承受的最大電壓)，也不會產生太大影響。但是，時鍾信號的頻率再低(其實頻譜范圍很寬)，它的邊沿是關鍵，必須保證它的單調性，跳躍時間要在一定范圍內。

既然是數字信號，邊緣越陡，邊緣越陡，頻譜范圍越寬，高頻部分的能量越大；信號的頻率越高，越容易輻射(比如微波無線電台可以做成手機，而長波無線電台很多國家都做不出來)，就越容易幹擾其他信號，有線傳輸質量越差，可以盡量使用低速芯片。

此CpU有一個DMA模塊，必須能夠快速移動數據。真正的DMA意味著硬件搶占總線並同時啟動器件的兩端，在一個周期中讀取一端和另一端。然而，許多嵌入在CpU中的DMA僅僅是模擬的。在啟動每個DMA之前，您必須做大量准備工作(設置起始地址、長度等)。在傳輸過程中，往往會讀入芯片暫存，然後寫出，即移動數據需要兩個時鍾周期，比軟件快(無引用、無循環跳轉等額外工作)，但如果一次只移動幾個字節，也有大量准備工作要做，一般涉及函數調用，效率不高。因此，這種DMA只適用於大數據塊。

要注意信號的完整性，這些信號已經仿真過了，絕對沒有問題，仿真模型不可能和實物完全一樣，甚至不同批次的實物也不一樣，更不用說模型了。另外，實際情況大相徑庭，仿真不可能窮盡所有的可能性，尤其是串擾。上完一節課，當單板只有一定長度時，很容易丟包。最後一個原因是Long字段的值是0xFF。當該數據出現在總線上時，它會幹擾相鄰的WE信號，並阻止寫入RAM。它的其他數據也會幹擾WE，但幹擾在可以接受的范圍內，但是當8位總線同時被0側1覆蓋時，附近的信號會被淹沒。得出的結論是，仿真結果僅供參考，應留有足夠的餘量。

Posted by: zherlly at 08:31 AM | No Comments | Add Comment
Post contains 5 words, total size 5 kb.